




Conception en logique asynchrone



Jérémie Hamon
Laboratoire TIMA

Ecole IN2P3 « Electronique Numérique 2010 »
17 Septembre 2010 - Oléron



Laboratoire TIMA

<http://tima.imag.fr>

2

- Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés
- ~ 100 personnes
- 6 Groupes de Recherche :
 - ARIS : Architecture for Robust and complex Integrated Systems
 - CIS : Concurrent Integrated Systems
 - MNS : Micro and Nano Systems
 - RMS : Reliable Mixed-signal Systems
 - SLS : System Level Synthesis
 - VDS : Verification & Modeling of Digital Systems



Groupe CIS

<http://tima.imag.fr/cis>

3

- Créé en 1998 par Pr. Marc Renaudin
- Codirigé par Dr. Laurent Fesquet et Dr. Gilles Sicard
- Conception de circuits et systèmes asynchrones
 - Outils et méthodes de conception (TAST)
 - Tima Asynchronous Library (TAL)
 - Basse consommation (Processeurs, Réseaux de capteurs,...)
 - Faible bruit / EMI
 - Sécurité (Crypto-processeurs, FPGA sécurisé,...)
 - Fiabilité / Sureté de fonctionnement (Tolérance aux fautes, preuve formelle,...)
 - Traitement du signal asynchrone (ACAN, échantillonnage irrégulier,...)
- Imageurs CMOS

+ Première partie

Introduction à la logique asynchrone

- Approche synchrone : Intérêt... et limitations
- Concepts de base de la logique asynchrone
 - Synchronisation locale
 - Protocoles de communication
 - Codage des données
 - Signaux d'acquittement
- Classe des circuits asynchrones
- Propriétés
 - Absence d'horloge
 - Calcul en temps minimal
 - Technologies déca-nanométrique
 - Modularité
 - Faible consommation
 - Faible EMI

+ Première partie


Introduction à la logique asynchrone

- **Approche synchrone : Intérêt... et limitations**
- **Concepts de base de la logique asynchrone**
 - Synchronisation locale
 - Protocoles de communication
 - Codage des données
 - Signaux d'acquittement
- **Classe des circuits asynchrones**
- **Propriétés**
 - Absence d'horloge
 - Calcul en temps minimal
 - Technologies déca-nanométrique
 - Modularité
 - Faible consommation
 - Faible EMI

+

Approche synchrone

Intérêt...




- Horloge globale :
 - Hypothèse de discrétisation temporelle
 - Conception des blocs combinatoires **simple** (aléas logiques filtrés)

- **Contrainte** globale : $T_{clk} > \text{Max}(\text{delais}_{log})$

+

Approche synchrone

... et limitations



- Distribution de l'horloge
- Performances
- Modularité
- Rayonnement électromagnétique
- Sensibilité aux variations PVT
- ...

+ Première partie


Introduction à la logique asynchrone

- Approche synchrone : Intérêt... et limitations
- Concepts de base de la logique asynchrone
 - Synchronisation locale
 - Protocoles de communication
 - Codage des données
 - Signaux d'acquittement
- Classe des circuits asynchrones
- Propriétés
 - Absence d'horloge
 - Calcul en temps minimal
 - Technologies déca-nanométrique
 - Modularité
 - Faible consommation
 - Faible EMI

+

Concepts de base


Synchronisation locale



- Opérateurs reliés entre eux par des **canaux de communication**
- Signalisation bi-directionnelle (**requête/acquittement**)
- Fonctionnement de type « **flot de données** »
- Contrainte : Logique **sans aléas**


+ Concepts de base

Protocoles de communication : 2 phases (NRZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquiescement

- 2^{ème} Phase (Emetteur)
 - Détection de l'acquiescement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 2 phases (NRZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquiescement

- 2^{ème} Phase (Emetteur)
 - Détection de l'acquiescement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 2 phases (NRZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquiescement

- 2^{ème} Phase (Emetteur)
 - Détection de l'acquiescement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 2 phases (NRZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement

- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Production d'une nouvelle donnée
 - **Requête**




+ Concepts de base

Protocoles de communication : 2 phases (NRZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement



- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Production d'une nouvelle donnée
 - Requête


+ Concepts de base

Protocoles de communication : 2 phases (NRZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - **Consommation de la donnée**
 - Acquiescement

- 2^{ème} Phase (Emetteur)
 - Détection de l'acquiescement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 2 phases (NRZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - **Consommation de la donnée**
 - Acquiescement

- 2^{ème} Phase (Emetteur)
 - Détection de l'acquiescement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 2 phases (NRZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - **Acquittement**

- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 2 phases (NRZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement

- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 2 phases (NRZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquiescement

- 2^{ème} Phase (Emetteur)
 - Détection de l'acquiescement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 2 phases (NRZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement

- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 2 phases (NRZ)





- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement

- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Production d'une nouvelle donnée
 - **Requête**



+ Concepts de base


Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquiescement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquiescement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquiescement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquiescement
 - Production d'une nouvelle donnée
 - Requête

+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - *Consommation de la donnée*
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - *Consommation de la donnée*
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - **Acquittement**
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)




- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête




+ Concepts de base

Protocoles de communication : 4 phases (RZ)



- 1^{ère} Phase (Récepteur)
 - Détection de la requête
 - Consommation de la donnée
 - Acquittement
- 2^{ème} Phase (Emetteur)
 - Détection de l'acquittement
 - Remise à zéro de la requête
- 3^{ème} Phase (Récepteur)
 - Détection de la remise à zéro de la requête
 - Remise à zéro de l'acquittement
- 4^{ème} Phase (Emetteur)
 - Détection de la remise à zéro de l'acquittement
 - Production d'une nouvelle donnée
 - Requête





Concepts de base

Protocoles de communication

2 phases

- Moins de transitions
- Logique à front (**complexe**)
- Optimisation du pipeline **difficile**
- Réservé généralement aux blocs qui présentent des latences élevés (**plots** du circuit par exemple)

4 phases

- Plus de transitions
- Logique à niveau (**simple**)
- Possibilité de **masquer la pénalité** des phases de remise à zéro par optimisation du pipeline asynchrone
- Utilisé généralement pour implémenter le **cœur** du circuit

+ Concepts de base



Codage des données

- Codage données groupées (**Bundle Data**)
 - 1 fil par bit de donnée
 - 1 fil supplémentaire pour la validité (requête)
 - **Simplicité** / Compacité 😊
 - Codage **sensible** aux délais 😞
 - La requête ne doit pas précéder la **validité effective** des données.
 - Le temps d'exécution ne dépend pas des données traitées.

+ Concepts de base

Codage des données


- Codages insensibles aux délais (**double-rail**) :
Validité **encapsulée** dans les données → 2 fils (**rails**) par bit de donnée
- Codage **3 états** :
- Codage **4 états** :




+ Concepts de base

Signaux d'acquiescement

■ Codage « Bundle Data »



■ Codage QDI (3 états)



+ Première partie

Introduction à la logique asynchrone

- Approche synchrone : Intérêt... et limitations
- Concepts de base de la logique asynchrone
 - Synchronisation locale
 - Protocoles de communication
 - Codage des données
 - Signaux d'acquittement
- Classe des circuits asynchrones
- Propriétés
 - Absence d'horloge
 - Calcul en temps minimal
 - Technologies déca-nanométrique
 - Modularité
 - Faible consommation
 - Faible EMI



Classe des circuits asynchrones


Modèles de délais

- Circuits **classifiés** en fonction des **hypothèses temporelles** effectuées pendant la conception
- Modèles de délais pour les **portes** et les **interconnexions**
 - Délai **fixe** : valeur connue précisément
 - Délai **borné** : valeur comprise dans un intervalle connu précisément
 - Délai **non-borné** : valeur finie mais non connue

- Fourche **isochrone** :

- Délai non-borné
- Délai égal sur les branches


de la fourche : $D_1 + D_2 = D_1 + D_3$



+

Classe des circuits asynchrones


Robustesse vs Complexité





Classe des circuits asynchrones


Robustesse vs Complexité





Classe des circuits asynchrones


Robustesse vs Complexité





Classe des circuits asynchrones


Robustesse vs Complexité





Classe des circuits asynchrones


Robustesse vs Complexité



+

Classe des circuits asynchrones

Robustesse vs Complexité



+ Première partie

Introduction à la logique asynchrone

- Approche synchrone : Intérêt... et limitations
- Concepts de base de la logique asynchrone
 - Synchronisation locale
 - Protocoles de communication
 - Codage des données
 - Signaux d'acquittement
- Classe des circuits asynchrones
- Propriétés
 - Absence d'horloge
 - Calcul en temps minimal
 - Technologies déca-nanométrique
 - Modularité
 - Faible consommation
 - Faible EMI

+ Propriétés des circuits asynchrones


Absence d'horloge

- **Génération** du signal d'horloge :
 - PLL, DLL
 - Jitter
 - Consommation
- **Distribution** du signal d'horloge :
 - Complexité
 - Skew
 - Consommation
- **Caractérisation/Estimation** des délais :
 - Cellules élémentaires
 - Interconnexions

Nb de publications

« Clock Tree »


Google Scholar



+ Propriétés des circuits asynchrones

Calcul en temps minimum

- **Variabilité** du temps de traitement d'un opérateur logique/arithmétique :



- La **synchronisation locale** implémentée par tous les éléments du système permet de tirer parti de la variabilité des temps de traitements : **Vitesse maximale !!!**

+ Propriétés des circuits asynchrones

Technologies déca-nanométriques

- Performances ?
- Rendement ?
- Design for Variability (DFV)
 - Modélisation complexe
 - Conception complexe
 - ...

Technology (L Drawn)	Data	VDD	W	T _{OXE}	Mean V _T	Sigma V _T
340 nm	Foundry	3.3 V	360 nm	7.2 nm	439 mV	18 mV
240 nm	Foundry	2.5 V	360 nm	6.0 nm	397 mV	21 mV
180 nm	Foundry	1.8 V	240 nm	3.90 nm	366 mV	18 mV
90 nm	Foundry	1.2 V	160 nm	2.95 nm	409 mV	31 mV
80 nm	Foundry	1.2 V	120 nm	2.25 nm	300 mV	27 mV
60 nm	Measurement [5]	1.2 V	140 nm	2 nm	--	29 mV
45 nm	Measurement [6]	1.1 V	--	--	--	45 mV
25 nm (UTB-SOI)	Measurement [2]	1.0 V	60 nm	1.65 nm	480 mV	25 mV
35 nm	Simulation [3]	0.85 V	--	0.88 nm	226 mV	30 mV
13 nm	Simulation [3]	0.85 V	--	0.44 nm	226 mV	82 mV


La technologie **asynchrone** est intrinsèquement **robuste** aux **variations PVT**

[PATMOS 2010] : Kheradmand-Boroujeni, Christian Piguet and Yusuf Leblebici, « Logic Architecture and VDD Selection for Reducing the Impact of Intra-die Random VT Variations on Timing »

+ Propriétés des circuits asynchrones

Modularité


- Conception de systèmes complexes par assemblage (**Lego**)
- « Design and Reuse » / « IP »
- Optimisation / modification de certains blocs



+ Propriétés des circuits asynchrones

Faible consommation


- Absence d'horloge :
Génération + Distribution + Mémorisation > 50 % conso totale
- Conception sans aléas
- Logique « Data Flow » :
 - Seuls les blocs impliqués dans un traitement consomment
 - Mise en veille à tous les niveaux de granularité
 - Sans complexité matérielle additionnelle (≠ Clock gating)
- Flexibilité pour techniques DVS



+ Propriétés des circuits asynchrones

Faible consommation

- Absence d'horloge :
Génération + Distribution + Mémorisation > 50 % conso totale
- Conception sans aléas
- Logique « Data Flow » :
 - Seuls les blocs impliqués dans un traitement consomment
 - Mise en veille à tous les niveaux de granularité
 - Sans complexité matérielle additionnelle (\neq Clock gating)
- Flexibilité pour techniques DVS





Propriétés des circuits asynchrones

Faible consommation – exemples : Low Power CPU

- Texas Instruments **TI MSP 430**
 - 16 bits
 - 16 MHz
 - **200 μ A/MIPS**
 - Wake-Up time \sim 1 μ s
- Handshake Solutions **HT-80C51**
 - 8 bits
 - Micropipeline (6,3 MIPS)
 - **80 μ A/MIPS**
 - Wake-Up time ?
- Silicon Lab **C8051F9xx**
 - 8 bits
 - 25 MHz
 - **160 μ A/MIPS**
 - Wake-Up time \sim 2 μ s
- Tiempo **TAM16**
 - 16 bits
 - QDI (7~15 MIPS)
 - **< 50 μ A/MIPS**
 - Wake-Up time \sim 5 ns

+ Propriétés des circuits asynchrones

Faible bruit - EMI

■ Synchrones :

- Tous les **traitements** débutent aux mêmes instants (**front d'horloge**)
- **Forts appels de courant** à la fréquence de l'horloge

→ **Rayonnement électromagnétique aux harmoniques de la fréquence d'horloge**



■ Asynchrone :

- Fonctionnement « **flot de données** »
- Traitements **distribués** dans le temps
- Appels de courant **limités**



→ **Diminution du rayonnement électromagnétique**

+ Propriétés des circuits asynchrones

Profils de courant



Spectres de courant




[BOUESSE 2005] : Ghislain Fraidy Bouesse, « Contribution à la conception de circuits intégrés : l'alternative asynchrone », Thèse, Grenoble-INP

+ Propriétés des circuits asynchrones

Faible bruit - EMI

Les points rouges indiquent le niveau et la distribution de la puissance dissipée



[ASYNC 2006] : Rik van de Wiel, Handshake Solutions, Async Industrial Session

Handshake 80C51

Clocked 80C51

+ Deuxième partie

Introduction à la conception en logique asynchrone

- Conception sans aléas
- La porte de Muller
- Synthèse de la logique QDI
 - Logique DIMS
- Éléments de mémorisation
 - Le Half-Buffer
- Architecture des circuits asynchrones
 - Pipeline asynchrone linéaire
 - Pipeline asynchrone non-linéaire
 - Deadlocks

+ Deuxième partie



Introduction à la conception en logique asynchrone

- Conception sans aléas
- La porte de Muller
- Synthèse de la logique QDI
 - Logique DIMS
- Éléments de mémorisation
 - Le Half-Buffer
- Architecture des circuits asynchrones
 - Pipeline asynchrone linéaire
 - Pipeline asynchrone non-linéaire
 - Deadlocks

+ Conception sans aléa

Introduction

■ Exemples :



- Aléas **fonctionnels** : possibilité de les éviter lors de la **spécification**
- Aléas **combinatoires** : nécessité d'une **implémentation** exempte d'aléa
 - Aléas de type **SIC** (Single Input Change)
 - Aléas de type **MIC** (Multiple Input Change)


+ Conception sans aléa

Exemple : Single Input Change

■ Tableau de Karnaugh

cb \ a	0	1
00	0	0
01	0	1
11	1	1
10	1	0

$$s = a.b + \neg a.c$$




+ Conception sans aléa

Exemple : Single Input Change

■ Tableau de Karnaugh

cb \ a	0	1
00	0	0
01	0	1
11	1	1
10	1	0

$$s = a.c + \neg a.b$$




+ Conception sans aléa

Exemple : Single Input Change

■ Tableau de Karnaugh

cb \ a	0	1
00	0	0
01	0	1
11	1	1
10	1	0

$$s = a.c + \neg a.b$$




+ Conception sans aléa

Exemple : Single Input Change

■ Tableau de Karnaugh

cb \ a	0	1
00	0	0
01	0	1
11	1	1
10	1	0

$$s = a.c + \neg a.b$$




+ Conception sans aléa

Exemple : Single Input Change

■ Tableau de Karnaugh

cb \ a	0	1
00	0	0
01	0	1
11	1	1
10	1	0

$$s = a.c + \neg a.b$$




+ Conception sans aléa

Exemple : Single Input Change

■ Tableau de Karnaugh

cb \ a	0	1
00	0	0
01	0	1
11	1	1
10	1	0

$$s = a.c + \neg a.b$$




+ Conception sans aléa

Exemple : Single Input Change

■ Tableau de Karnaugh

cb \ a	0	1
00	0	0
01	0	1
11	1	1
10	1	0

$$s = a.c + \neg a.b$$




+ Conception sans aléa

Exemple : Single Input Change

■ Tableau de Karnaugh

cb \ a	0	1
00	0	0
01	0	1
11	1	1
10	1	0

$$s = a.c + \neg a.b + b.c$$



+ Conception sans aléa

Conclusion

- Aléas SIC : Implémentation **ET-OU** (somme de produits):
 - Transitions **0 → 0** : aucun aléa
 - Transitions **0 → 1** : aucun aléa
 - Transitions **1 → 0** : aucun aléa
 - Transitions **1 → 1** : suppression des aléas statiques (**couverture sur le tableau de Karnaugh**)
- Aléas MIC : même procédure mais avec plus de cas possibles!
- Eviter les aléas \Leftrightarrow **Insérer de la redondance** sur le tableau de Karnaugh

+ Deuxième partie


Introduction à la conception en logique asynchrone

- Conception sans aléas
- La porte de Muller
- Synthèse de la logique QDI
 - Logique DIMS
- Éléments de mémorisation
 - Le Half-Buffer
- Architecture des circuits asynchrones
 - Pipeline asynchrone linéaire
 - Pipeline asynchrone non-linéaire
 - Deadlocks

+ La porte de Muller – « C element »

- Fonction : Rendez-vous de plusieurs signaux


- Symbole :





- Equation : $S = A.B + S(A+B)$

A	B	S
0	0	0
0	1	S^{-1}
1	0	S^{-1}
1	1	1

- Chronogrammes :



- Implémentation(s) :



+ Deuxième partie

Introduction à la conception en logique asynchrone

- Conception sans aléas
- La porte de Muller
- Synthèse de la logique QDI
 - Logique DIMS
- Éléments de mémorisation
 - Le Half-Buffer
- Architecture des circuits asynchrones
 - Pipeline asynchrone linéaire
 - Pipeline asynchrone non-linéaire
 - Deadlocks

+ Synthèse de la logique QDI

Logique DIMS


- « Delay Insensitive **Minterms** Synthesis »
- Logique **double rails**
- Exemple : Porte XOR

$$S = A \text{ xor } B = A.\neg B + \neg A.B$$

+ Synthèse de la logique QDI

Logique DIMS

- « Delay Insensitive **Minterms** Synthesis »
- Logique **double rails**
- Exemple : Porte XOR



$$S = A \text{ xor } B = A.\neg B + \neg A.B$$

Rail 1

$$S1 = A1.B0 + A0.B1$$

+ Synthèse de la logique QDI

Logique DIMS


- « Delay Insensitive **Minterms** Synthesis »
- Logique **double rails**
- Exemple : Porte XOR

$$S = A \text{ xor } B = A.\neg B + \neg A.B$$

Rail 0

$$S1 = A1.B0 + A0.B1$$


$$S0 = A0.B1 + A1.B0$$



+ Synthèse de la logique QDI

Logique DIMS - Conclusion

- Implémentation **directe** 😊
- Vitesse
- **Surface** du circuit 😞
 - Nb Mullers = $2^{nb \text{ inputs}}$
- Techniques d'**optimisation**
 - Réduction (MDD)
 - Factorisation (MDD)
 - Portes Complexes (Tech Mapping)



Porte XOR 2 entrées QDI - DIMS

+ Deuxième partie


Introduction à la conception en logique asynchrone

- Conception sans aléas
- La porte de Muller
- Synthèse de la logique QDI
 - Logique DIMS
- **Éléments de mémorisation**
 - **Le Half-Buffer**
- Architecture des circuits asynchrones
 - Pipeline asynchrone linéaire
 - Pipeline asynchrone non-linéaire
 - Deadlocks

+ Éléments de mémorisation

Le « Half-Buffer »



- **Mémorisation** d'une donnée
 - Donnée valide (01 ou 10)
 - Donnée invalide (00)
- Implémentation du **protocole** de communication (4 phases) :
 - Protocole WCHB
 - Génération de l'**acquiescement**
- « Half-Buffer »
 - Mémorisation de la moitié d'une donnée complète :
 - « **Jeton valide & Jeton invalide** »



+ Éléments de mémorisation

Le « Half-Buffer »



- **Mémorisation** d'une donnée
 - Donnée valide (01 ou 10)
 - Donnée invalide (00)
- Implémentation du **protocole** de communication (4 phases) :
 - Protocole WCHB
 - Génération de l'**acquiescement**
- « Half-Buffer »
 - Mémorisation de la moitié d'une donnée complète :
 - « **Jeton valide & Jeton invalide** »



+ Éléments de mémorisation

Le « Half-Buffer »


- **Mémorisation** d'une donnée
 - Donnée valide (01 ou 10)
 - Donnée invalide (00)
- Implémentation du **protocole** de communication (4 phases) :
 - Protocole WCHB
 - Génération de l'**acquiescement**
- « Half-Buffer »
 - Mémorisation de la moitié d'une donnée complète :
 - « **Jeton valide & Jeton invalide** »



+ Éléments de mémorisation

Le « Half-Buffer »



- **Mémorisation** d'une donnée
 - Donnée valide (01 ou 10)
 - Donnée invalide (00)
- Implémentation du **protocole** de communication (4 phases) :
 - Protocole WCHB
 - Génération de **l'acquittement**
- « Half-Buffer »
 - Mémorisation de la moitié d'une donnée complète :
 - « **Jeton valide & Jeton invalide** »



+ Éléments de mémorisation

Le « Half-Buffer »



- **Mémorisation** d'une donnée
 - Donnée valide (01 ou 10)
 - Donnée invalide (00)
- Implémentation du **protocole** de communication (4 phases) :
 - Protocole WCHB
 - Génération de **l'acquittement**
- « Half-Buffer »
 - Mémorisation de la moitié d'une donnée complète :
 - « **Jeton valide & Jeton invalide** »



+ Éléments de mémorisation

Le « Half-Buffer »


- **Mémorisation** d'une donnée
 - Donnée valide (01 ou 10)
 - Donnée invalide (00)
- Implémentation du **protocole** de communication (4 phases) :
 - Protocole WCHB
 - Génération de l'**acquittement**
- « Half-Buffer »
 - Mémorisation de la moitié d'une donnée complète :
 - « **Jeton valide & Jeton invalide** »



+ Éléments de mémorisation

Le « Half-Buffer »



- **Mémorisation** d'une donnée
 - Donnée valide (01 ou 10)
 - Donnée invalide (00)
- Implémentation du **protocole** de communication (4 phases) :
 - Protocole WCHB
 - Génération de l'**acquiescement**
- « Half-Buffer »
 - Mémorisation de la moitié d'une donnée complète :
 - « **Jeton valide & Jeton invalide** »



+ Éléments de mémorisation

Le « Half-Buffer »



- **Mémorisation** d'une donnée
 - Donnée valide (01 ou 10)
 - Donnée invalide (00)
- Implémentation du **protocole** de communication (4 phases) :
 - Protocole WCHB
 - Génération de l'**acquittement**
- « Half-Buffer »
 - Mémorisation de la moitié d'une donnée complète :
 - « **Jeton valide & Jeton invalide** »



+ Éléments de mémorisation

Le « Half-Buffer »

- **Mémorisation** d'une donnée
 - Donnée valide (01 ou 10)
 - Donnée invalide (00)
- Implémentation du **protocole** de communication (4 phases) :
 - Protocole WCHB
 - Génération de l'**acquiescement**
- « Half-Buffer »
 - Mémorisation de la moitié d'une donnée complète :
 - « **Jeton valide & Jeton invalide** »



+ Deuxième partie


Introduction à la conception en logique asynchrone

- Conception sans aléas
- La porte de Muller
- Synthèse de la logique QDI
 - Logique DIMS
- Éléments de mémorisation
 - Le Half-Buffer
- Architecture des circuits asynchrones
 - Pipeline asynchrone linéaire
 - Pipeline asynchrone non-linéaire
 - Deadlocks

+ Architecture des circuits QDI

Pipeline asynchrone linéaire


- Blocs fonctionnels (DIMS) + Éléments de mémorisation (HB)
- « Token Game » :
 - Représentation du flot de données par des **jetons** et des **bulles**
 - Jeton : étage mémorisant une donnée (valide ou invalide)
 - Bulle : étage vide prêt à mémoriser une nouvelle donnée



+ Architecture des circuits QDI

Pipeline asynchrone linéaire


- Blocs fonctionnels (DIMS) + Éléments de mémorisation (HB)
- « Token Game » :
 - Représentation du flot de données par des **jetons** et des **bulles**
 - Jeton : étage mémorisant une donnée (valide ou invalide)
 - Bulle : étage vide prêt à mémoriser une nouvelle donnée



+ Architecture des circuits QDI

Pipeline asynchrone linéaire


- Blocs fonctionnels (DIMS) + Éléments de mémorisation (HB)
- « Token Game » :
 - Représentation du flot de données par des **jetons** et des **bulles**
 - Jeton : étage mémorisant une donnée (valide ou invalide)
 - Bulle : étage vide prêt à mémoriser une nouvelle donnée



+ Architecture des circuits QDI

Pipeline asynchrone linéaire


- Blocs fonctionnels (DIMS) + Éléments de mémorisation (HB)
- « Token Game » :
 - Représentation du flot de données par des **jetons** et des **bulles**
 - Jeton : étage mémorisant une donnée (valide ou invalide)
 - Bulle : étage vide prêt à mémoriser une nouvelle donnée



+ Architecture des circuits QDI

Pipeline asynchrone linéaire


- Blocs fonctionnels (DIMS) + Éléments de mémorisation (HB)
- « Token Game » :
 - Représentation du flot de données par des **jetons** et des **bulles**
 - Jeton : étage mémorisant une donnée (valide ou invalide)
 - Bulle : étage vide prêt à mémoriser une nouvelle donnée



+ Architecture des circuits QDI

Pipeline asynchrone linéaire


- Blocs fonctionnels (DIMS) + Éléments de mémorisation (HB)
- « Token Game » :
 - Représentation du flot de données par des **jetons** et des **bulles**
 - Jeton : étage mémorisant une donnée (valide ou invalide)
 - Bulle : étage vide prêt à mémoriser une nouvelle donnée



+ Architecture des circuits QDI

Pipeline asynchrone linéaire


- Blocs fonctionnels (DIMS) + Éléments de mémorisation (HB)
- « Token Game » :
 - Représentation du flot de données par des **jetons** et des **bulles**
 - Jeton : étage mémorisant une donnée (valide ou invalide)
 - Bulle : étage vide prêt à mémoriser une nouvelle donnée



+ Architecture des circuits QDI

Pipeline asynchrone non-linéaire


- Éléments non-linéaires :
 - JOIN : 2 jetons vers 1 jeton
 - FORK : 1 jeton vers 2 jetons



+ Architecture des circuits QDI

Pipeline asynchrone non-linéaire


- Éléments non-linéaires :
 - JOIN : 2 jetons vers 1 jeton
 - FORK : 1 jeton vers 2 jetons



+ Architecture des circuits QDI

Pipeline asynchrone non-linéaire


- Éléments non-linéaires :
 - JOIN : 2 jetons vers 1 jeton
 - FORK : 1 jeton vers 2 jetons



+ Architecture des circuits QDI

Pipeline asynchrone non-linéaire


- Éléments non-linéaires :
 - JOIN : 2 jetons vers 1 jeton
 - FORK : 1 jeton vers 2 jetons



+ Architecture des circuits QDI

Pipeline asynchrone non-linéaire


- Éléments non-linéaires :
 - JOIN : 2 jetons vers 1 jeton
 - FORK : 1 jeton vers 2 jetons



+ Architecture des circuits QDI

Pipeline asynchrone non-linéaire


- Éléments non-linéaires :
 - JOIN : 2 jetons vers 1 jeton
 - FORK : 1 jeton vers 2 jetons



+ Architecture des circuits QDI

Pipeline asynchrone non-linéaire


- Éléments non-linéaires :
 - JOIN : 2 jetons vers 1 jeton
 - FORK : 1 jeton vers 2 jetons



+ Architecture des circuits QDI

Pipeline asynchrone non-linéaire


- Éléments non-linéaires :
 - JOIN : 2 jetons vers 1 jeton
 - FORK : 1 jeton vers 2 jetons





Architecture des circuits QDI


Deadlock





Architecture des circuits QDI


Deadlock






Architecture des circuits QDI

Deadlock




+ Architecture des circuits QDI

Deadlock




+ Architecture des circuits QDI

Deadlock



+ Architecture des circuits QDI


Deadlock






Architecture des circuits QDI

Deadlock




+ Architecture des circuits QDI

Deadlock



+ Architecture des circuits QDI


Deadlock





Architecture des circuits QDI


Deadlock





Architecture des circuits QDI


Deadlock





Architecture des circuits QDI

Deadlock





Architecture des circuits QDI

Prévention des deadlocks

- Il faut **initialiser** correctement les boucles pour
 - Prévenir les deadlocks
 - Respecter le protocole de communication
- Il faut **au moins 3 HalfBuffers** (ou équivalent) dans une boucle
 - 1 pour stocker le jeton valide
 - 1 pour stocker le jeton invalide
 - 1 pour une bulle

+ Conclusion

Conception en logique asynchrone




- Plusieurs styles d'implémentation
 - Portes de Muller : Dynamic, Weak Feedback, Conventional, Symetric
 - Buffers : Half Buffer, Full Buffer
 - Protocoles : WCHB, PCHB, FDFB
 - Acquittements : groupés, séparés, retardés

- Pour plusieurs caractéristiques différentes :
 - Consommation, Surface, Performance, EMI, Robustesse, Sécurité

- Grande finesse d'exécution!

+ Conclusion

Exemple : effet du protocole sur l'activité / EMI




[YAHYA 2009] : Eslam Yahya, « Performance Modeling, Analysis and Optimization of Multi-Protocol Asynchronous Circuits », Thèse, Grenoble-INP



Conclusion

Exemple : effet de l'acquittement sur l'activité / EMI



[YAHYA 2009] : Eslam Yahya, « Performance Modeling, Analysis and Optimization of Multi-Protocol Asynchronous Circuits », Thèse, Grenoble-INP



Conclusion

Outils de conception

- Outils universitaires :
 - Petrify
 - Minimalist
 - Balsa
 - CAST
 - TAST
- Outils commerciaux :
 - Handshake Solutions
 - Achronix (FPGA asynchrones)
 - [Tiempo](#) (Startup de TIMA)



Merci de votre attention.